12 月 6 日消息,博通当地时间昨日宣布推出行业首个 3.5D F2F 封装技术 3.5D XDSiP 平台。3.5D XDSiP 可在单一封装中集成超过 6000mm2 的硅芯片和多达 12 个 HBM 内存堆栈,可满足大型 AI 芯片对高性能低功耗的需求。
射频微波器件采购网(www.ic-king.com)专注整合国内外厂商的现货渠道,实时查询射频微波器件代理商的真实库存,提供合理的行业价格,放心采购射频微波器件,是国内专业的射频微波芯片采购平台。
具体来看,博通的 3.5D XDSiP 在 2.5D 封装之外还实现了上下两层芯片顶部金属层的直接连接(即 3D 混合铜键合),同时具有最小的电气干扰和卓越的机械强度。

这一“面对面”的连接方式相比传统“面对背”式芯片垂直堆叠拥有 7 倍的信号密度,最大限度减少了 3D 芯片堆栈中各组件间的延迟,相较平面芯片间 PHY 接口功耗大幅降低九成,实现了更小的中介层和封装尺寸,从而在节省成本的同时还改善了大面积封装的翘曲问题。
博通公司高级副总裁兼 ASIC 产品部总经理 Frank Ostojic 表示:
先进的封装对于下一代 XPU 集群至关重要,因为我们已经达到了摩尔定律的极限。 通过与客户密切合作,我们在台积电和 EDA 合作伙伴的技术和工具基础上创建了 3.5D XDSiP 平台。 通过垂直堆叠芯片元件,博通的 3.5D 平台使芯片设计人员能够为每个元件搭配合适的制造工艺,同时缩小中介层和封装尺寸,从而显著提高性能、效率和成本。
台积电业务开发、全球业务资深副总经理兼副共同营运长张晓强表示:
在过去几年中,台积电与博通紧密合作,将台积电最先进的逻辑制程和 3D 芯片堆叠技术与博通的设计专长相结合。 我们期待着将这一平台产品化,以实现 AATOP代理I 创新和未来增长。
博通表示,其大多数“消费级 AI 客户”已采用3.5D XDSiP 平台技术,正在开发的 3.5D 产品已达 6 款,将于 2026 年 2 月开始生产出货。其中富士通已明确将在其 2nm 制程 Arm 服务器处理器 FUJITSU-MONAKA 使用这一平台。

▲ 博通官网展示的六个 3.5D XDSiP 案例富士通的 FUJITSU-MONAKA 应该对应 #4
- 美银预言:DeepSeek 或成中国车企自动驾驶技术研发加速器
- BOE(京东方)北京京东方医院主体结构开工,多元化发展
- MWC 2025 聚焦 5G-A!万兆网络 + AI 融合,开启工业互联网新纪元
- DeepSeek 适配国产芯片,差异化表现与商用前景全解析
- 英伟达量子实验室:波士顿成立 量子计算芯片研发提速
- 慕尼黑电子展剧透:同期论坛亮点抢先看 汽车电子 / AI 芯片专场
- McClarin 埃克森合作,复合材料生产突破,碳纤维成本降低 50%,应用于新能源汽车
- 郭明谈英伟达 GB200 NVL72 再延期,预估 2025 出货量 2.5~3.5 万柜,市场预期受影响
- 莱迪思 Nexus 2 出鞘:AI 市场应用新引擎 边缘计算性能提升 3 倍
- 以 AMD 自适应计算技术,开启虚拟制作全新篇章
- LG 第四代 OLED 面板亮相!亮度提升 33%,AI 画质优化成核心卖点
- 格力 SiC 工厂全自主!环境设备完全国产化,打破欧美技术垄断
RF 天线(射频和无线)
同轴电缆(射频)(电缆组件)
晶体管 > IGBT > 单 IGBT(分立半导体)
二极管 > 整流器 > 二极管阵列(分立半导体)
固定电感器(电感器,线圈,扼流圈)
压力传感器、变送器(传感器,变送器)
RF 定向耦合器(射频和无线)
光学传感器 > 光电,工业(传感器,变送器)
光帘(工业自动化与控制)
射频屏蔽(射频和无线)
嵌入式 > FPGA(现场可编程门阵列)(集成电路(IC))
晶体管 > FET,MOSFET > 单 FET,MOSFET(分立半导体)






















