据媒体报道，日前，台积电11月欧洲开放创新平台（OIP）论坛上宣布，其有望在2027年认证超大版本的CoWoS（晶圆上芯片）封装技术，该技术将提供高达9个掩模尺寸的中介层尺寸和12个HBM4内存堆栈，推测它将在2027年至2028年被超高端AI处理器采用。

射频微波器件采购网(www.ic-king.com)专注整合国内外厂商的现货渠道，实时查询射频微波器件代理商的真实库存，提供合理的行业价格，放心采购射频微波器件，是国内专业的射频微波芯片采购平台。

据悉，这一全新封装方法将解决性能要求最高的应用，并让AI（人工智能）和HPC（高性能计算）芯片设计人员能够构建手掌大小的处理器。

报道称，完全希望采用台积电先进封装方法的公司也能使用其系统级集成芯片（SoIC）先进封装技术垂直堆叠其逻辑，以进一步提高晶体管数量和性能。事实上，借助9个掩模尺寸的CoWoS，台积电Fair-Rite代理希望其客户将1.6nm级芯片放置在2nm级芯片之上，因此可以达到极高的晶体管密度。

然而，这些超大型CoWoS封装面临着重大挑战。5.5个掩模尺寸的CoWoS封装需要超过100x100毫米的基板（接近OAM 2.0标准尺寸限制，尺寸为102x165毫米），而9个掩模尺寸的CoWoS将采用超过120x120毫米的基板。如此大的基板尺寸将影响系统的设计方式以及数据中心的配备支持。特别是电源和冷却。每个机架的电源功率达到数百千瓦，需要采用液体冷却和浸没方法，以有效管理高功率处理器。